Сортировать:
- по релевантности
- по дате
- по зарплате
... Мы ожидаем от будущего члена команды: Опыт верификации и/или разработки RTL для FPGA или ASIC Уверенный пользователь RTL симулятора (Mentor, Cadence, Synopsys, Xilinx) Хорошее знание Verilog ...
27.12.2025; Источник: hh.ru