Сортировать:
- по релевантности
- по дате
- по зарплате
от
80 000 Р
до
200 000 Р
... /Verilog. Работа в средах разработки Xilinx Vivado, ISE, Modelsim или Active HDL, MATLAB. Анализ исходного кода больших FPGA проектов. Поиск проблем и их решение. Работа с документацией на английском.
06.08.2025; Источник: trudvsem.ru